Analyse von Leiterplatten

Leiterplatten (auch Platinen, Leiterkarten, gedruckte Schaltung (engl. Printed Circuit Board (PCB)) sind wesentlicher Bestandteil der meisten Elektrogeräte. Sie dienen als Träger elektronischer Bauelemente und bestehen meist aus einem isolierenden Kunststoffmaterial in das entsprechend des späteren Schaltungsdesigns Leiterbahnen integriert sind. Die elektronischen Bauelemente werden in sogenannten Lötaugen oder heute meist üblich als oberflächenmontierte Bauelemente (engl. Surface Mounted Device (SMD)) auf Lötflächen (engl. bond pads) der Leiterplatte gelötet.

Im Zusammenhang mit Leiterplatten gibt es Vielzahl von analytischen Fragestellungen, die im Labor der Tascon regelmäßig untersucht werden. Hierzu gehören Fragen nach den verwendeten Basispolymer oder dem Nachweis und der Verteilung von Flammschutzmitteln auf Rohleiterplatten. Aber auch die photochemischen Verfahren, die zur Serienproduktion von Leiterplatten verwendeten werden, können bei Produktionsproblemen Analysen erforderlich machen. So können Verunreinigungen oder Rückstände von Photolacken, Ätzlösungen oder Tensiden nachfolgende Schritte bei der Leiterplattenherstellung behindern. Auch die auf Leiterplatten zur Kontrolle des Lotverlaufs und zum mechanischen und chemischen Schutz aufgebrachte Lötstopplacke können inhomogen verlaufen, enthaften oder Lötflächen (Bond Pads) ungewollt abdecken. Weitere typische Analysen von Leiterplatten beschäftigen sich mit dem Verlauf von Flußmitteln, Verfärbungen der Oberfläche, Korrosionsprozessen, Schichtdicken von Durchkontaktierungen, Dendritenbildung an Leiterbahnen, der Identifizierung partikulärer Verunreinigungen oder Lot-Haftungsproblemen.

Die zuletzt genannte, unzureichende Haftung von Lotverbindungen ist oft auf unbekannte organische oder elementare Verunreinigungen, durch fehlerhafte Schichtaufbauten oder unbeabsichtigte Diffusionsprozesse an der Oberfläche der metallischen Bond Pads analytisch zu erklären. Diese Fehlerbilder treten übrigens nicht nur auf Leiterplatten, sondern auch auf Bond Pads an der Oberfläche einzelner Si-Chips immer wieder auf. Bei der Aufklärung dieser Fehlermechanismen spielen oberflächenanalytische Methoden wie die REM/EDX, ToF-SIMS oder auch die XPS eine besondere Rolle wie folgendes Beispiel zeigt.